アドレッシングと命令設計

「汎用ロジックでコンピュータを作る」のトップページ（目次）はこちら　　　管理人のメインページはこちら

【変更記録】
2013-11-22 : 初稿（Rev 01.00）おそらく誤字脱字が大量にあると思われる
2013-12-17 : Rev 02.00 設計の見直しによる全面改訂　（Rev 02.01～Rev 02.22は詳細割愛）
2014-01-12 : Rev 03.00 回路図作成完了に伴う改訂。（回路図作成時に思いついた変更の反映）

命令設計の基礎知識

最低限の命令セット

CPUを手作りするなら、命令の種類は少ない方が設計や実装は簡単です。しかし極端に単純な命令セットにしてしまうと実用的なプログラム（例えばBASICインタプリタやインベーダーゲーム）を走らせるのが困難になります。つまり手作りコンピュータにおける命令セットの設計とは「ソフトウエア作成時の利便性を保ちつつ、どこまでハードウエアを簡略化できるか」を考える作業だと言えます。

画像は筆者がパターン描画/露光/エッチングを行ったTTLコンピュータの手作り基板と74シリーズTTL

さて「命令セットを決める」と言っても、命令の種類は幾つ位が適切なのでしょうか？
この問いに正しい答えはありません。あえて答えるならば、「命令の種類は多ければ多いほどプログラミングが楽になり、回路は複雑になる」です。極端な話、プログラマの負担やプログラムの実行時間を無視できるならば、命令数は一つでも構わないのです。

そこでまずは「命令が1種類しかないコンピュータ」を検証してみます。

古典的単一命令コンピュータ

「単一命令」の一例としては「A番地の内容から、B番地の内容を引き、C番地に格納し、その値が負ならばD番地に分岐する」があります。
アドレスが４つ必要となるので「単一命令４アドレスコンピュータ」と言います。命令長が16bitならば、命令コードは下記のビット構成となります。

単一命令コンピュータの命令形式

プログラムの例

下記はこの「単一命令」のみを使って記述した「1から10までの和を求めるプログラム」です。命令が一種類ですのでニモニックによる命令の区別は不要となり、単にアドレスA～Dを順に並べたものが「命令」になります。「DS」は１ワード分のデータ領域、「DC n」は値nで初期化された１ワード分のデータ領域を意味します。

START: ZERO,ZERO,SUM,0　   // 領域SUMにZERO-ZERO、すなわち0-0=0を格納する。結果は負にならないので第4オペランドは意味を持たない 
       TEN,ZERO,N,0　　    // 領域NにTEN-ZERO、すなわち10-0=10を格納する。結果は負にならないので第4オペランドは意味を持たない 
LOOP : ZERO,N,COMP,NEXT    // -N(ゼロからNを引いた数）をCOMPに格納する。結果が負でも次はNEXTから実行される
NEXT : SUM,COMP,SUM,0     // SUMにNを加える。加算命令は無いので、実際にはSUMから-Nを引く事で実現する
       N,ONE,N,FIN         // Nから1を引く。結果が負ならばループ終了であるのでFINへ分岐する
       ZERO,ONE,DUMMY,LOOP // 0から1を引き結果は捨てる。但し結果は常に負となるので、結果的にLOOPへの無条件分岐となる
FIN  : ZERO,ONE,DUMMY,FIN  // 前の行と同じ手法による無条件分岐。自分自身へ分岐する無限ループで、終了命令の代りとしている
ZERO : DC 0                // 定数 0
ONE  : DC 1                // 定数 1
TEN  : DC 10               // 定数 10
SUM  : DS                  // 変数 SUM の格納領域
N    : DS                  // 変数 N の格納領域
COMP : DS                  // 変数 COMP の格納領域　
DUMMY: DS                  // ダミー領域

上記のプログラムは未検証です。バグがあったら知らせてください　（NOV.2013 がたろう）

単一命令コンピュータの致命的欠点

前述の単一命令コンピュータは「加算命令」が無いため「加算は負の値を作り、それを減算する」という細工が必要になります。また「無条件分岐命令」もないため、結果が必ず負となるダミー計算をすることにより「無条件分岐命令」の代りとしています。これらのテクニックはプログラマに多大な負担を強いるのは明白です。

更に、この命令セットにはアドレス空間が極端に狭いという致命的欠点があります。

このコンピュータの命令は１つの命令の中に4つのアドレス値を含むので「4アドレス式」です。命令長が16bitならば、アドレス１つ当りのビット長は4しか取れません。これでは最大でも16stepのプログラムしか実行できないことを意味します。もちろん命令長を32bitとすればアドレス１つ当りのビット長は8に、命令長を64bitとすればアドレス１つ当りのビット長は16になります。しかしメモリが非常に高価だった時代にはこの様に命令長を広げて問題点に対処するという方法は敬遠されました。現在はメモリが安価ですので「メモリ周りの配線量」の膨大さを我慢できるなら「命令長4bitの単一命令4アドレス式」も一考の価値はあります。しかしここでは「多アドレス式CPU」の考察は別の機会に行う事として、命令長は1970年代のミニコンピュータで多く採用された「16bit」である事を前提として話を進めます。

2命令3アドレスコンピュータ

前述の「単一命令」を「演算命令」と「分岐命令」の2つに分けると4アドレスを3アドレスに削減できます。但しこの場合は命令を区別するビットが新たに必要になります。命令を区別するビットは「オペコード」と呼ばれ、慣例的に命令コードの左側に置かれます。下記は一番左のビット（最上位ビット）が0なら演算命令、1なら分岐命令とする命令セットの一例です。

2命令3アドレスコンピュータの命令セット例

プログラム例

下記は「２命令３アドレスコンピュータ」の「1から10までの和を求めるプログラム」です。ニモニックは「S」が減算命令で、「B」が分岐命令です。オペランドはアドレスA～Ｃを順に並べます。「DS」と「DCn」の意味は前述の「単一命令コンピュータ」と同じです。
命令のステップ数はデータ領域を含めると、前述の「単一命令コンピュータ」に比べ１行だけ短くなっています。

START: S ZERO,ZERO,SUM　   // 領域SUMにZERO-ZERO、すなわち0-0=0を格納する
       S TEN,ZERO,N　　    // 領域NにTEN-ZERO、すなわち10-0=10を格納する 
LOOP : S ZERO,N,COMP       // -N(ゼロからNを引いた数）をCOMPに格納する
       S SUM,COMP,SUM      // SUMにNを加える。加算命令は無いので、実際にはSUMから-Nを引く事で実現する
       S N,ONE,N           // Nから1を引く
       B N,ZERO,LOOP       // N>0ならLOOPから繰り返し
FIN  : B ONE,ZERO,FIN      // 1>0なので、常に自分自身へ分岐する無限ループ。終了命令の代り
ZERO : DC 0                // 定数 0
ONE  : DC 1                // 定数 1
TEN  : DC 10               // 定数 10
SUM  : DS                  // 変数 SUM の格納領域
N    : DS                  // 変数 N の格納領域
COMP : DS                  // 変数 COMP の格納領域　

上記のプログラムは未検証です。バグがあったら知らせてください　（NOV.2013 がたろう）

この様に4アドレスを3アドレス式にしても、アクセス可能なアドレス空間は4bitから5bitに増えるだけで画期的な進化とは言えません。しかし「命令中のアドレスの数を減らす」という考え方はコンピュータ開発の黎明期の2アドレス式、さらには現在主流の1アドレス式への進化を加速させました。

2命令2アドレスコンピュータ

減算命令は一方の非演算子格納領域と結果格納領域のアドレスを兼用、分岐命令は比較対象の一方を常に「最後の演算結果」とする事でアドレスを１つ削減し、3アドレスを2アドレスにできます。下記はその1例です。

2命令２アドレスコンピュータの命令セット例

4命令2アドレスコンピュータ

3アドレス式の場合はオペランド1bitとアドレスが5bit×3組=15bitで、ちょうど16bitとなりますが、2アドレス式の場合はオペランド1bitとアドレスが7bit×2組=15bitで1bit余ります。前述の例では14bit目を未使用としていますが、この余ったビットをオペランドの一部にすることにより、命令を４種類とする事ができます。

4命令2アドレスコンピュータの命令セット例

プログラム例

下記は「4命令2アドレスコンピュータ」の「1から10までの和を求めるプログラム」です。ニモニックは「S」が減算、「A」が加算、「C」が条件分岐、「B」無条件分岐です。オペランドはアドレスA、Bの順です。

START: S ZERO,ZERO,SUM　   // 領域SUMにZERO-ZERO、すなわち0-0=0を格納する
       S TEN,ZERO,N　　    // 領域NにTEN-ZERO、すなわち10-0=10を格納する 
LOOP : A SUM,N      　　   // SUMにNを加える
       S N,ONE             // Nから1を引く
       C ZERO,LOOP         // 全行の計算結果が0より大きければLOOPから繰り返す
FIN  : B 0,FIN             // 常に自分自身へ分岐する無限ループ。終了命令の代り
ZERO : DC 0                // 定数 0
ONE  : DC 1                // 定数 1
TEN  : DC 10               // 定数 10
SUM  : DS                  // 変数 SUM の格納領域
N    : DS                  // 変数 N の格納領域

上記のプログラムは未検証です。バグがあったら知らせてください　（NOV.2013 がたろう）

この例では２命令コンピュータに対して「加算命令」と「無条件分岐命令」を加えましたが、どの様な命令を加えるのが最良なのかは一概には言えません。そのCPUをコントローラ的な目的に使うならば「加算命令」よりも「論理積命令」を加えた方が良いですし、科学計算を目的とするならば、高速乗除算を実現するための「シフト命令」を加えた方が良いと思います。
この様に実装する命令の候補数が増えてくると、その取捨選択はそのCPUが実行するソフトウエアの性格を知る事が不可欠になります。

1アドレス2命令コンピュータ

２アドレスを1アドレスにするためには、減算命令は２アドレスの一方を固定番地（例えば０番地、もしくは主メモリとは独立したレジスタ）とし、条件分岐命令は比較値を固定値（例えば０）にする方法があります。

1アドレス2命令コンピュータの命令セット例

この命令セットは残念ながら実用にはなりません。なぜなら、任意の番地の内容を他の番地へ転送することが上記の命令の組み合わせではできないからです。2アドレス式の場合は、面倒ながらも減算命令を組み合わせることにより任意の番地間の転送が可能でしたが、1アドレス方式ではそれは不可能となります。このため、1アドレス式では「転送命令」が必須となり、最低でも３命令が必要になります。

1アドレス４命令コンピュータ

前述の1アドレス2命令コンピュータの不完全さを補うために、命令指定ビットを2ビットにし命令数を４に拡張した例です。

1アドレス４命令コンピュータの命令セット例

プログラム例

下記は「4命令1アドレスコンピュータ」の「1から10までの和を求めるプログラム」です。ニモニックは「S」が減算、「A」が加算、「Ｍ」が転送、「B」分岐です。オペランドはアドレス値です。

START: S ZERO         　   // 0番地をゼロクリアする
       M SUM               // SUMを0にする　
       S TEN,ZERO,N　　    // 0番地に10を格納する
       M SUM               // SUMを10にする 
LOOP : S ZERO         　   // 0番地をゼロクリアする
       A SUM               // 0番地にSUMを加える　
       A N　　             // 0番地にNを加える
       M SUM               // 結果をSUMに格納する
       S ZERO         　   // 0番地をゼロクリアする
       A N                 // 0番地にNを加える　
       A ONE               // 0番地から1を引く
       M N                 // 結果をNに格納する
　　　 B LOOP              // Nが0以外ならばLOOPから繰り返す
       A ONE               // 0番地を0以外にする
FIN  : B FIN   　          // 0番地は0以外であるので常に自分自身へ分岐する無限ループ。終了命令の代り
ZERO : DC 0                // 定数 0
ONE  : DC 1                // 定数 1
TEN  : DC 10               // 定数 10
SUM  : DS                  // 変数 SUM の格納領域
N    : DS                  // 変数 N の格納領域

上記のプログラムは未検証です。バグがあったら知らせてください　（NOV.2013 がたろう）

現在は1アドレス式が主流

1アドレス式は全て0番地を経由して転送や演算が行われるため、2アドレス式のプログラム比較するとプログラムはどうしても長くなるという短所があります。しかし、1アドレス式（※）は2アドレス式と比べ格段に大きなアドレス空間を扱えるという長所があります。加えて当初固定番地（上記の例では0番地）とされていた記憶領域を「アキュムレータ」と呼ばれる主メモリとは独立した高速メモリ（レジスタ）に置き換えることで処理速度を速くする手法にも対応し易いため、現在では1アドレス式がCPUアーキテクチャの主流となっています。
以後、本書は1アドレス式のコンピュータについてのみ言及します。

※　１アドレス式は「ワンアドレス式」ではなく「シングルアドレス式」と呼ぶのが正しい呼び方です。本書では便宜上「１アドレス」と表記しています。

アドレッシングモードの設計

1アドレス式の欠点

命令語の数bitを命令を区別するためのオペコードとして使い、残りのbitをアドレス指定に使う方式は比較的簡単な回路で実現できるという長所を持つ反面、命令語のビット長よりもアドレス指定ビットを長くできないという致命的な欠点があります。
例えば命令語長が16bitでオペコードに2bitを割当てた場合、アクセスできるアドレス空間は最大でも14bit（=16Kワード）にしかならないのです。

実際にBASICインタプリタやインベーダーゲームを作るとなると、論理演算命令やシフト命令等の命令も必要となり、最低でも16種類程度の命令が必要となります。仮にオペコードに4bit（16種類の命令を区別できる）を割当てた場合、アドレス指定ビットは残りの12bit（=4Kワード）になります。4KワードあればBASICインタプリタやインベーダーゲームを作る事も不可能ではありませんが、やはりアドレス空間の狭さを感じます。やはり手作りCPUであっても、ある程度の実用性を狙うならば最低32Kワードか、できればそれ以上のアドレス空間が欲しいものです。

命令長の可変長化

命令語長を大きくとると、直接指定できるメモリ空間を自由に広げることができます。しかし、必ずしも全ての命令が広いアドレス空間をアクセスする必要がある訳ではありません。そこで考えられたのが命令の種類によって命令自体の長さを変えるという方式です。以下の例は11bit目をその命令自身の命令長を示すフラグとし、そのbitが0ならば命令長は16ビット（アドレス指定は11bit）、1ならば次のワードも命令の続きとして扱い、命令長は32ビット（アドレス指定は27bit）とする方法です。

可変長命令の例

この方法は頻繁にアクセスするメモリをメモリ空間の上位に置き、それほどアクセスしないメモリはメモリ空間の下位に置くことでプログラムを格納するメモリを効率的に使う事ができます。

イミディエイトアドレッシング

命令コード内に「アクセスするアドレス」ではなく、必要とする値そのものを書ける命令（イミディエイトアドレッシング命令）があれば、定数を予めメモリ上に用意しておく必要は無くなりプログラミングは格段に楽になります。以下は前述の可変長命令に対し、10bit目をフラグとして用い、それが0ならダイレクトアドレッシング、1ならイミディエイトアドレッシングとする命令形態の一例です。

イミディエイトアドレッシングを追加した可変長命令の例

インダイレクトアドレッシングの追加

指定アドレスに格納されている値をアドレスと見做し、そのアドレスに格納されている値を使用するアドレッシング形式があると領域を連続してアクセスする処理（例えばC言語のmemcpy()相当の処理）の記述が格段に容易になります。
このようなアドレッシングをインダイレクトアドレッシングと呼びます。以下はアドレッシングモードを指定するビットを3bit（9ビット目から11ビット目）として、ダイレクトアドレッシング、イミディエイトアドレッシング、インダイレクトアドレッシングのそれぞれに対し、1語長命令と2語長命令を用意した命令形式の一例です。

イミディエイトアドレッシングとインダイレクトアドレッシングを追加した可変長命令の例

その他のアドレッシングモード

これまでに紹介したアドレッシングモード以外にも様々なアドレッシングモードがあります。代表的なものには「インデックス修飾」や「ベース相対」等があります。これらのアドレッシングモードもとても有益なのですが、実際にCPUを作る場合、思いついた機能を全て実装してしまうと膨大な回路になってしまいます。

特に標準ロジック（74シリーズ）のみで実装する場合は、全てのアドレッシングモードを実装するのは個人の趣味としての作業の限界を超えてしまいます。このためアドレッシングモードは実際の実用頻度と部品数や配線数を考慮しながら慎重に検討する必要があります。

RETROF-16のアドレッシングモード

アドレッシングモードを４種類に限定

RETROF-16は15cm×20cmの片面PCBに、50個ほどのTTL(74LSシリーズ)とSRAMを配置した16ビットコンピュータです。
前章では一般的な教科書にある様々なアドレッシングモードを紹介しましたが、それら全てのアドレッシングモードを実装するのは基板面積が限られているため現実的ではありません。そこでRETROF-16では、コンピュータとしての実用性を保ちつつ、内部回路を極力単純にするためにアドレッシングモードを４種類に絞りました。何れも１アドレス（シングルアドレス）方式です。
原則全ての命令に対して４種類のアドレッシングモードが存在しますので、命令コード中を2bitをアドレッシングモード指定ビットとしています。以下、このアドレッシングモードの指定ビットはオペコードにもオペランドにも含めないとして話を進めます。

RETROF-16の命令語のビット構成はオペランド長8bitに限定して設計しました。これは74シリーズの多くは4bit、もしくは8bit単位での処理に適す様に作られているためです。

RETROF-16のアドレッシングモード（原案）

仮想レジスタの概念

RETROF-16では、アドレス空間の上位256ワードをレジスタとして見做します。正確にはレジスタではなく、仮想レジスタなのですが、これにより、プログラミング時におけるアドレッシングモードの使い分けがより直感的になります。
以下は前述の命令セットを「レジスタ」という言葉を用いて書き直したものです。これは「メモリ上位256ワード」を「レジスタ」としただけであり、ハードウェアそのものは何も変わりません。

RETROF-16のアドレッシングモード（レジスタの概念を導入後）

１ワード分岐命令の改良

RETROF-16は全ての命令に対してアドレッシングモードを決めるビットが存在するため、アドレッシングモードは転送命令や演算命令だけではなく、分岐命令にもそのまま適用されます。

その場合、8bitイミディエイト分岐命令なるのが発生してしまいます。つまり0～255番地への分岐命令です。数Ｋワードあるいは十数Ｋワードからなるプログラムを想定した場合、分岐先のアドレスが0～255番地に収まることは稀ですので、8bitイミディエイト分岐命令は無意味な命令となります。そこで分岐命令に限り8bitイミディエイトモードはプログラムの下位8bitのみを更新することにします。
これにより分岐命令とその他の命令で「イミディエイト」の意味が異なることになりますが、１ワード分岐命令の利用価値が飛躍的に向上します。

RETROF-16の8bitイミディエイトアドレッシングモードの改良

RETROF-16の命令

個々の命令の詳細決定

アドレッシングモードの次は実装する個々の命令を決めます。この作業も慎重に進めないと、利用価値の無い命令ばかりが増えてしまいソフトウエアを作成する際に苦労する事になります。
ここまでにアドレッシングモードの指定に2ビット、オペランドの指定に8ビットを使用したので、命令の区別には残りの6ビットが使えます。
これは64種類の命令を実装できる事を意味しますが、漠然と64種類の命令を考えて実装したのでは回路が実装不可能なほど複雑になってしまいます。この点に注意を払いながら必要な命令を順次決めていきます。

演算命令（ロード命令を含む）

まずは演算命令から考えます。演算の種類は加減算と論理演算（AND/OR/EXOR等）が考えられますが、実装できる演算の種類は使用するALU（算術/論理演算ユニット）に左右されます。RETROF-16では74LS382を使い演算の種類は８種類としました

（参考）ALU（算術/論理演算ユニット）74S382

ピン配置（上から見た図）	ピン略称	I/O	説明
74LS382のピン配置 画像はTIのHPより入手	Vcc / GND	ー	電源（５Ｖ）とＧＮＤ
	A3～A0	入	テータ（被演算子）入力A（A0が最下位ビット）
	B3～B0	入	データ（被演算子）入力B（B0が最下位ビット)
	Cn	入	キャリー（ボロー）入力。加算時にHならば演算結果は+1され、減算時にLならば演算結果は－1される
	F3～F0	出	演算結果出力(F0が最下位ビット）
	Cn+4	出	キャリー（ボロー）出力。加算時ならキャリーが発生する時に、減算時ならボローが発生しない時にＨとなる。加減算以外の場合の本端子の真理値は本表欄外（注1）参照
	OVR	出	入力ABを符号付と見做しての加減算時に、キャリー（ボロー）は発生しないが符号ビットが正しくない時にＨとなる。加減算以外の場合の本端子の真理値は本表欄外（注1）参照
	S2～S0（注2）	入	演算種別指定。加減算及び論理演算（AND/OR/EXOR）を指定可能（詳細は下記参照） 000：出力Fは入力A/Bの値に拘らず常に出力Fの全ビットがLとなる 001：出力F = 入力B － 入力A 010：出力F = 入力A － 入力B 011：出力F = 入力A ＋ 入力B 100：出力F = 入力A XOR 入力B 101：出力F = 入力A OR　入力B 110：出力F = 入力A AND 入力B 111：出力Fは入力A/Bの値に拘らず常に出力Fの全ビットがHとなる

（注1）加減算以外の演算モードでは、Cn+4とOVRは両者共に結果的に出力F3がHになる入力ABを与え、かつ入力CnをHとした時にのみＨとなる

（注２）オペランドで指定された演算コードは、再配置して演算種別指定端子に与えるため、命令の持つ演算種別と74LS382の持つ演算種別は一致しない

演算命令のビット構成

74LS382演算種類の拡張

演算指定のうち、ロード、インクリメント、デクリメントの3つは74LS382が有している演算モードではありません。これは以下の様にして実現しています。